

Generated Document.

PATENT ABSTRACTS OF JAPAN

(21) Application number: 59174132

(51) Intl. Cl.: H01L 29/72 H01L 29/20

(22) Application date: 23.08.84

(30) Priority:

(43) Date of application

publication:

17.03.86

Jublication.

(84) Designated contracting states:

(71) Applicant: TOSHIBA CORP

(72) Inventor: KATO RIICHI

KURATA MAMORU

(74) Representative:


(54) HETEROJUNCTION BIPOLAR TRANSISTOR

(57) Abstract:

PURPOSE: To realize high-speed switching, by decreasing the concentration of impurity in a collector layer in a stepped manner or continuously from a base layer.

CONSTITUTION: An N+ type layer 12a of GaAs with an N type dopand such as Si is formed on a semiinsulating Si sbustrate 11. An N type layer 12b of GaAs having a concentration n1 is formed thereon, and an N type layer 12c of GaAs having a concentration n2 is formed thereon. Further a P+ type layer 13a of GaAs with a P type dopand such as Be, an N type layer 14a of AlGaAs and an N+ type layer 14b of AlGaAs are formed successively in that order. Ions of P type dopand such as Be are implanted to form an outer base region 13a. The concentration n1 is determined in accordance with the thickness d of the N type layer of the outer base after the ion implantation which is previously calculated. On the other hand, the concentration n2 is determined in accordance with the density of current flowing during operation of the transistor, such that the concentration of electrons in the collector depletion layer is equal to or lower than that of the impurity.

COPYRIGHT: (C)1986,JPO&Japio



DS p.14 item 5

PAT-NO:

JP361053768A

DOCUMENT-IDENTIFIER: JP 61053768 A

TITLE:

HETEROJUNCTION BIPOLAR TRANSISTOR

PUBN-DATE:

March 17, 1986

INVENTOR-INFORMATION:

NAME

KATO, RIICHI

KURATA, MAMORU

ASSIGNEE-INFORMATION:

NAME

COUNTRY

TOSHIBA CORP

N/A

APPL-NO:

JP59174132

APPL-DATE: August 23, 1984

INT-CL (IPC): H01L029/72, H01L029/20

US-CL-CURRENT: 257/E29.189

ABSTRACT:

PURPOSE: To realize high-speed switching, by decreasing the concentration of impurity in a collector layer in a stepped manner or continuously from a base layer.

CONSTITUTION: An N<SP>+</SP> type layer 12a of GaAs with an N type dopand such as Si is formed on a semi-insulating Si sbustrate 11. An N type layer 12b of GaAs having a concentration n<SB>1</SB> is formed thereon, and an N type layer 12c of GaAs having a concentration n<SB>2</SB> is formed thereon.

Further a P<SP>+</SP> type layer 13a of GaAs with a P type dopand such as Be, an N type layer 14a of AlGaAs and an N<SP>+</SP> type layer 14b of AlGaAs are formed successively in that order. Ions of P type dopand such as Be are implanted to form an outer base region 13a. The concentration n<SB>1</SB> is determined in accordance with the thickness d of the N type layer of the outer base after the ion implantation which is previously calculated. On the other hand, the concentration n<SB>2</SB> is determined in accordance with the density of current flowing during operation of the transistor, such that the concentration of electrons in the collector depletion layer is equal to or lower than that of the impurity.

COPYRIGHT: (C)1986,JPO&Japio

19 日本国特許庁(JP)

⑩特許出願公開

⑩ 公 開 特 許 公 報 (A)

昭61-53768

⑤Int Cl.⁴

識別記号

庁内整理番号

匈公開 昭和61年(1986)3月17日

H 01 L 29/72 29/20 8526-5F 8526-5F

審査請求 未請求 発明の数 1 (全3頁)

49発明の名称

ヘテロ接合バイポーラトランジスタ

②特 願 昭59-174132

29出 願 昭59(1984)8月23日

②発 明 者 加 藤

理一

衛

川崎市幸区小向東芝町1

株式会社東芝総合研究所内

⑫発 明 者

倉 田

川崎市幸区小向東芝町1

株式会社東芝総合研究所内

⑪出 願 人 株式会社東芝

川崎市幸区堀川町72番地

邳代 理 人 弁理士 則近 憲佑

外1名

明 細 2

1. 発明の名称

ヘテロ接合バイポーラトランジスタ

2. 特許請求の範囲

(1) エミッタ層ないしコレクタ層の少なくとも一方がペース層よりパンドギャップの広い半導体材料を用いたヘテロ接合パイポーラトランジスタにおいて、コレクタ層の不純物設度をペース層側から階段状ないし連続的に減少させたことを特徴とするヘテロ接合パイポーラトランジスタ。

(2)上記コレクタ層において、上からエミッタ層、ペース層、コレクタ層があるとしたとき、外部ペース領域のペース・コレクタ接合か、真性トランジスタ領域のペース・コレクタ接合とり下側に破し、前者接合位置より下側のコレクタ不純物設度が、同接合位置より下側のコレクタ不納物設度が、同接合位置より下側のコレクタ不納物設度が、同接合位置より下側のコレクタ不納物設度が、同接合位置よりに構成した特許求の経路は、1項記級のヘテロ接合パイポーラトランジスタ。

3. 発明の詳細な説明

(発明の技術分野)

本発明は、ヘテロ接合を用いたパイポーラトランジスタに関する。

[発明の技術的背景とその問題点]

ヘテロ接合パイポーラトランジスタは、エミッ タ屑をベース層よりパンドギャップの広い材料を 用いるため、正孔のエミッタへの注入が抑制され るのに対し、低子は正孔に比べわずかなエネルギ - でペース中へ流れることができ、従って、エミ ッタ注入効率が改善される。又、ペースの不純物 **優度を上げても、さほどエミッタ注入効率は損な** われないため、内部ペース抵抗を下げることがで き、従ってペースの厚みも薄くできるという利点 がある。従来A&GaAs/GaAsを用いたヘテロ接 合パイポーラトランジスタにつき試作例がいくつ か報告されているが、これらはその素材における 高電子移動度と、低ペース抵抗により高速動作が 可能であるという考えが基本になっている。しか しながらスイッチング案子としてヘテロ接合パイ ポーラトランジスタを使用する場合、現実的な消

役進力を考慮すると、電流はあまり大きくとれず、 コレクタ接合容量CC と負荷抵抗BLで決まる CCBLが主要な時定数となり、これがスイッチン グスピードを決定してしまう。

従来のヘテロ接合パイポーラトランジスタの裤 造を昇2図に示す。これはコレクタ第1層の n⁺ 領域 (22a) の上に 第Ⅱ 層として n - のコレクタ低 優度層(22b)を成長させ、その上にペースODP⁺層 (23a)、エミッタの n 層 (24a) , n + 階 (24b) と順 次成長させでいる。外部ペースの p + 層 (23b) は イオンのインプランテーション等により形成され、 内部ペースとの接触をさせるため内部ペースのp+ 碌(23a)より下側まで及んでいる。先に述べたよ うにコレクタ接合容量はエミッタ値下の真性コレ クタと外塚ペースの外部コレクタの両者の和であ るから、コレクタ第Ⅱ層における不純物機度を下 げればこれは放少させることができる。しかしな がら電流密度の上昇とともにコレクタ空乏層中の 電子機度がドーピング機度を超えると、ペース押 出し効果(KirK効果)によって正孔がコレクタ中

い。従ってコンタクト邵の面積はあまり小さく出 来なく、従って外部ペース部の接合容量は真性部 分に比べて大きくなる場合が多い。この外部ペー ス部の寄生容量は真性トランジスタにとって容量 負荷となるため、この負荷はできるだけ小さくす ることが好ましい。一方、真性トランジスタは追 硫密度を上げて負荷抵抗を小さくする場合、或い はエミッタ面積を小さくして遺流密度を上げる場 合、ペース押し出し効果によってスイッチングス ピードが遅くなるのを抑えるために、コレクタ不 絶物心理を上げることが誑ましい。本発明はコレ 流により、外部ペース部のコレクタ接合容量は低 厳し、真性トランジスタのコレクタ層におけるべ ース寄りの屑は高くするため、正孔のコレクタイ の注入が抑えられるという利点がある。

(発明の効果)

本発明により、外部ペース部のコレクタ接合容 並は低減でき、かつ真性トランジスタの電流密度 は従来より上げることができ、より高速なスイッ に注入され、スイッチング・スピードは適めて遅くなる。 従って、 電流密度を上げた場合にはむしろコレクタ不純物 強度を高くして、 ベース押出し 効果を抑制しなければならない。 即ち、全コレクタ接合容量低減のためにはコレクタ第 II 暦の 遊ぼはできるだけ下げなければならず、 ベース押出し 効果抑制のためには 渡 度は高くとらなければならないという問題が生ずる。

(発明の目的)

本発明の目的は、上記の問題点を除去して、より高速なスイッチングを行なうことのできるヘテロ接合パイポーラトランジスタを提供することにある。

(発明の概要)

先に述べた間頃点は外がペース領域の存在により全コレクタ接合面積が大きくなることに起因する。へテロ接合パイポーラトランジスタではペース不純物機度が上げられることによりパルクペース抵抗は下げられるため、外部ペースのコンタクト抵抗はこのパルク抵抗を上まわっては意味がな

チング・スピードが可能なヘテロ接合バイポーラ トランジスタが提供される。

(発明の異施例)

本発明の実施例を導1図にボす。ことではコレ クタ呕として n 、 及び n 、 の 2 種の 農産を有する GaA&As/GaAs シングルヘテロ接合パイポー ラトランジスタの場合につき説明する。半絶縁性 (8 I) 遊板 (i1) 上に 8 I 等の n 型ドーパントを 用いた G a A s の n + 層 (12a) を形成し、その上に **澱皮n」なる G a A s の n 層 (12b) を形成し、その** 上に n a なる 強度の G a A s の n 優 (12c) を形成す る。さらに順次、Be等p型ドーパントを用いた GaAsのp + 巌 (13a) 、AlGaAsのn 扇 (14a), A.& G a.A.s の π + 借 (14b) を形成する。この結晶 成長に関し、MOCVD(有機金屬熱分解気相成長) 法ないしMBE(分子領エピタキシャル或長)法 を用いるのが適切である。外部ペース領域(13a) はBe等のp型ドーパントイオンをインプランテ ーションにより形成する。その際、イオンが折込 まれた後の外部ペースの1層の層させをあらかじ

特開昭61-53768(3)。

(発明の他の実施例)

上記例でコレクタに A & G a A s を用いた場合、 真性トランジスタにおけるペースコレクタ接合点 近傍より十分な遷移暦を設け、外部ペースにおけ るペース・コレクタ接合は A & G a A s からなる広 パンド・ギャップになるよう成長したヘテロ接合 バイポーラトランジスタにおいては、さらに外部ベースの寄生容景を低波することができる。

4. 図面の消単な説明

第1 図は本発明によって得られるへテロ接合バイポーラトランジスクの 製略構成断面 20、 第2 図は従来の単一低機度コレクタ層を有するへテロ接合バイポーラトランジスタの 誤略構成断面図である。

1 1 … 半絶級性基板、1 2 a … コレクタ領域のn + 属、1 2 b … 優度 n , の n 層、1 2 c … 優度 n , の n 優、1 3 a … 内部ペースとなる p + 層、1 3 b … 外部ペースとなる p + 層、1 4 a … エミッタ領域の n 層、1 4 b … エミッタ領域の n + 層。

代型人弁理士 則 近 渡 佑(ほか1名)

